|
Исходные данные для проектирования.
Вариант № 90.
Схема И-НЕ на n-МОП транзисторах.
Минимальный размер 3 мкм.
Толщина окисла - 100 нм.
1. Принцип работы схемы.
Таблица истинности для элемента И-НЕ
Вх1 Вх2 Вых
0
0 1
0 1 1
1 0 1
1 1 0
Для логических схем на n-МОП транзисторах уровень логического нуля приблизительно равен нулю, а уровень логической единицы ? меньше чем Eпит. Сток и затвор верхнего нагрузочного транзистора подключены к питанию, поэто-му всегда выполняется неравенство
,
следовательно нагрузочный транзистор всегда открыт и работает в пологой области как нелинейный резистор.
Если хотя бы на один активный транзистор подано напряжение логического нуля, то он оказывается заперт, в следствии чего выход отключается от земли и на нем устанавливается напряжение логической единицы. При этом будет меньше Eпит из-за влияния нагрузочного транзистора:
.
Если на оба активных транзистора подано напряжение логической единицы, то выход оказывается подключенным к земле, а нагрузочный транзистор имеет большое сопротивление. В этом случае на выходе получается уровень логическо-го нуля порядка 0,1- 0,3В.
2. Технология изготовления схемы.
Технологический процесс для n-канального МОП-прибора с металлическим затвором будет следующим:
1. Получение исходной подложки р-типа со структурой (100) ( ).
2. Выращивание толстого защитного слоя окисла.
3. Фотолитография для вскрытия областей истока и стока n+-типа.
4. n+-диффузия
|
На уровень вверх
Купить